

26C32

产品说明书

规范修订历史:

版本	发行时间	新制/修订内容
V1.0	2021/02	新增
V1.1	2023/11	修改订单信息
V1.2	2024/02	更换新模板
V1.3	2025/03	增加应用注意事项以及整体排版

产品特性

- ◆ 兼容RS-422的输出
- ◆ 兼容AM26C32、DS26C32
- ◆ 输入Fail Safe电路
- ◆ 电源电压：5V±0.5V
- ◆ 掉电时输入高阻
- ◆ 塑封形式SOP16
- ◆ 工作温度范围：-55°C~+125°C
- ◆ 质量等级：N1级

产品应用

在航空航天领域的飞行控制、通信控制等控制系统有大量应用需求。

产品概述

本电路是一个四路差分接收器，专为对称传输线上的数字信号传输设计，满足 EIA 标准 RS-422的要求。本电路在±7V的共模输入电压的范围内，输入灵敏度约200mV。该电路也拥有输入fail-safe 功能，即当输入开路，输出逻辑“高”。使能（ENABLE）和未使能(ENABLE)对于四路接收器共有。

功能框图





图4-1 26C32功能模块框图

产品外观



SOP-16

订购信息

名称	封装	打印名称	包装	包装数量
AM26C32IES	SOP-16	AM26C32IES S353	编带	2500PCS/盘

典型应用




图5-1 26C32典型应用图

绝对最大额定值

电源电压范围(V_{DD})	-0.5V~7.0V
差分输入电压(V_{DIFF})	±12V
共模范围(V_{CM})	±12V
使能端输入电压(V_{EN})	-0.5V~ $V_{DD}+0.5V$
任意一个输出端漏电流	±25mA
二极管输入电流(使能端)	±1μA
贮存温度(T_{stg})	-65°C~150°C
引线耐焊接温度(4s)(T_h)	260°C
最大功耗 P_D	1190mW

注1: 列表中数值是绝对最大额定值, 任何超过这些值的情况, 可能对器件造成永久损害。且在绝对最大额定值条件下一段时间, 都有可能对器件的可靠性或使用寿命造成影响。

注2: 当芯片工作结温高于125°C时, 芯片会进入过温保护状态自动关断。

引脚配置




图7-1 引出端排列

引出端功能说明如下：

图7-2 引出端功能说明表

引出端序号	符号	功能	引出端序号	符号	功能
1	\bar{A}_{IN}	A通道差分负输入	9	\bar{D}_{IN}	D通道差分负输入
2	A_{IN}	A通道差分正输入	10	D_{IN}	D通道差分正输入
3	A_{OUT}	A通道差分输出	11	D_{OUT}	D通道差分输出
4	ENABLE	使能输入	12	\bar{ENABLE}	使能输入
5	C_{OUT}	C通道差分输出	13	B_{OUT}	B通道差分输出
6	C_{IN}	C通道差分正输入	14	B_{IN}	B通道差分正输入
7	\bar{C}_{IN}	C通道差分负输入	15	\bar{B}_{IN}	B通道差分负输入
8	GND	接地	16	V_{DD}	电源

推荐工作条件

表 8-1 推荐工作条件表

参数	MIN	MAX	单位
工作电压范围, V_{DD}	4.5	5.5	V
输入上升和下降时间(t_r, t_f)	—	500	ns
输入低电平电压(V_{L})	0	$0.3V_{DD}$	V
输入高电平电压(V_{H})	$0.7V_{DD}$	V_{DD}	V
工作温度, T_A	-55	+125	°C

电学特性

表9-1 电参数

参数	符号	测试条件 除另有规定外, $T_A = -55^{\circ}\text{C} \sim 125^{\circ}\text{C}$	极限值		单位
			最小	最大	
输出高电平电压	V_{OH}	$V_{DD}=4.5\text{V}$, $V_{DIFF}=1.0\text{V}$, $I_O=-6\text{mA}$, $V_{IL}=0.3V_{DD}$, $V_{IH}=0.7V_{DD}$	4.1	—	V
输出低电平电压	V_{OL}	$V_{DD}=4.5\text{V}$, $V_{DIFF}=-1.0\text{V}$, $I_O=6\text{mA}$, $V_{IL}=0.3V_{DD}$, $V_{IH}=0.7V_{DD}$	—	0.4	V
差分输入电压	V_{TH}	$V_{DD}=V_{IH}=4.5\text{V}$, $-7.0\text{V} < V_{CM} < 7.0\text{V}$	-400	400	mV
使能输入高电平电压 ^a	V_{IH}	$V_{DD}=4.5\text{V}$ 、 5.5V	$0.7V_{DD}$	—	V
使能输入低电平电压 ^a	V_{IL}	$V_{DD}=4.5\text{V}$ 、 5.5V	—	$0.3V_{DD}$	V
输入高电平电流 (差分输入)	I_{INH}	$V_{DD}=5.5\text{V}$, $+V=10\text{V}$ 、 $-V=0\text{V}$ 和 $+V=0\text{V}$ 、 $-V=10\text{V}$	—	1.8	mA
输入低电平电流 (差分输入)	I_{INL}	$V_{DD}=5.5\text{V}$, $+V=-10\text{V}$ 、 $-V=0\text{V}$ 和 $+V=0\text{V}$ 、 $-V=-10\text{V}$	—	-2.7	mA
使能端输入漏电流	I_{IN}	$V_{DD}=5.5\text{V}$, $V_{IN}=0\text{V}$ 、 5.5V	—	± 1.0	μA
三态输出漏电流	I_{OZ}	$V_{DD}=5.5\text{V}$, $V_O=V_{DD}$ 或GND	—	± 5.0	μA
静态电源电流	I_{DDSB}	$V_{DD}=5.5\text{V}$, $V_{DIFF}=1.0\text{V}$, 输出开路	—	25	mA
使能钳位电压	V_{IC}	输入端接-1mA	—	-1.5	V
		输入端接1mA	—	1.5	V
输入阻抗	R_{IN}	$-7\text{V} \leq V_{CM} \leq 7.0\text{V}$	4	20	k Ω
失效保护 ^b	F_{SAFE}	“+”和“-”输入为开路, V_{OUT} =逻辑“1”	4.1	—	V
输入滞后 ^c	V_{HYST}		20	100	mV
输入电容 ^b	C_{IN}	V_{DD} 开路, $f=1\text{MHz}$, $T_A=25^{\circ}\text{C}$	—	12	pF
输出电容 ^b	C_{OUT}		—	12	pF
功能测试	FT	$V_{DD}=4.5\text{V}$ 、 5.5V ,	—	—	—
传输延迟时间	t_{PLH}, t_{PHL}	$V_{DD}=4.5\text{V}$, $V_{DIFF}=2.5\text{V}$, 见图9-1	6	40	ns
	t_{PZH}, t_{PZL}		3	18	ns
	t_{PLZ}, t_{PHZ}		6	29	ns
上升和下降时间	t_{THL}, t_{TLH}	$V_{DD}=4.5\text{V}$, $V_{DIFF}=2.5\text{V}$, 见图9-1	2	12	ns

^a 该参数作为 V_{OL} 、 V_{OH} 和 I_{OZ} 测试的输入电平进行测试。
^b 该参数由设计和工艺保证, 不进行测试。
^c 参数测试仅在初始鉴定或设计更改时进行测试, 样本大小(接收数)为“3(0)”。




图9-1 传输延迟测试负载电路a和波形图b




图9-2 3态(低)测试负载电路a和波形图b




图9-3 3态(高)测试负载电路a和波形图b

应用信息

设计要求

每个设计都会考虑电阻和电容端接值，但因系统而异。例如，终端电阻 R_T 必须在电缆特性阻抗的20%范围内，并且可以在大约80Ω到120Ω之间变化。

详细设计流程

图5-1显示了没有端接的配置。尽管在没有终端的情况下，数据信号传输速率为200kbps时，接收器输入端会出现反射，但符合RS-422标准的接收器仅读取输入差分电压，并在输出端产生稳定的信号。

应用曲线




图10-1 差分120Ω端接输出波形

电源使用建议

将0.1μF旁路电容器放置在电源引脚附近，以减少噪声或高阻抗电源耦合的误差。

布局

为了使设备获得最佳运行性能，请采用良好的PCB布局实践，包括：

- 1) 噪声可以通过整个电路的电源引脚以及运算放大器传播到模拟电路中。旁路电容器用于通过提供模拟电路本地的低阻抗电源来降低耦合噪声。
- 2) 在每个电源引脚和接地之间连接低ESR、0.1μF陶瓷旁路电容器，并尽可能靠近器件放置。从V+到地的单个旁路电容器适用于单电源应用。
- 3) 电路的模拟和数字部分单独接地是最简单且最有效的噪声抑制方法之一。多层PCB上的一层或多层通常专用于接地层。接地层有助于散发热量并减少EMI噪声拾取。确保数字地和模拟地在物理上分开，注意地电流的流动。
- 4) 为了减少寄生耦合，输入走线应尽可能远离电源或输出走线。如果无法将它们分开，最好垂直穿过敏感走线，而不是与噪声走线平行。
- 5) 将外部组件尽可能靠近设备放置。保持RF和RG靠近反相输入可最大限度地减少寄生电容。
- 6) 保持输入走线的长度尽可能短。输入走线是电路中最敏感的部分。
- 7) 考虑在关键走线周围设置一个驱动的低阻抗保护环。保护环可以显着减少附近不同电位走线的漏电流。

下面是布局的示例图





图10-2 实例电路

封装外形图
SOP16
Unit : mm


Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	1.350	1.750	0.053	0.069
A1	0.100	0.250	0.004	0.010
A2	1.350	1.550	0.053	0.061
b	0.330	0.510	0.013	0.020
c	0.170	0.250	0.007	0.010
D	9.800	10.200	0.386	0.402
E	3.800	4.000	0.150	0.157
E1	5.800	6.200	0.228	0.244
e	1.270(BSC)		0.050(BSC)	
L	0.400	1.270	0.016	0.050
θ	0°	8°	0°	8°

重要声明

- 绿微芯片保留无通知更改产品及文档的权利，客户应在订货前获取并核实最新技术资料的完整性，同时，绿微芯片对非官方修订文件不承担任何责任或义务。
- 整份产品规格书中任何项参数仅供参考，实际应用测试为准；客户使用产品进行系统设计时，必须遵守安全规范并独立承担以下责任：按应用需求选则适配的绿微产品；完成应用的设计验证及全链路测试；确保应用符合目标市场安全法规或其他要求，因设计缺陷或违规操作导致的人身/财产损失，均由客户自行承担，与绿微芯片无关。
- 绿微芯片产品禁止用于生命维持、军事装备、航天航空关键应用等场景。超范围使用引发的一切事故与法律责任，皆由使用方自行承担，与绿微芯片无关。
- 绿微芯片的所有技术资源（含数据表、参考设计）均按“现状”提供，不保证无缺陷或泛用性，不做出任何明示或者暗示的担保。文档仅授权用于本文件所述产品开发与研究，严禁非授权使用知识产权、公开复制和反向工程。违规使用导致的索赔及损失，均由使用方承担，与绿微芯片无关。